› 수강 신청 › Hardware Design & Verilog

Hardware Design & Verilog

FPGA 설계초급온라인 교육상시 모집의료AI FPGA 설계 과정 (초급)
Hardware Design & Verilog

강좌 개요

1. 교수 소개 ★ 교수: 하성욱 ☆ 주요학력: 동아대학교 컴퓨터공학과 박사 ★ 주요경력 및 수상: (1) 2021 경찰청 드론 수색 소프트웨어 개발 (2) 2022 지역유역청 수위감지 AI 소프트웨어 개발 (3) 2022 드론AI해커톤 1위 (4) 2023 AI 바우처 선박 자율운항 AI 모델 개발

학습 목표

  • 하드웨어 설계에 대한 기본 개념과 하드웨어 description language Verilog를 활용할 수 있는 기본 프로그래밍 언어 교육 과정을 학습한다.
  • 게이트 레벨 설계를 효과적으로 프로그래밍 언어를 통해서 설계의 속도를 높일 수 있는 Verilog 언어를 학습한다.

추천 학습자

  • 강원특별자치도 내 재직자 및 코딩에 관심있는 누구나

커리큘럼 — 총 10챕터 · 19차시 · 6시간 43분

챕터주제차시총 시간
CH011강 - FPGA 보드
  • 011-1. FPGA 실습 보드, Quartus Prime21분
  • 021-2. LED제어회로, Verilog 컴파일22분
2 차시43분
CH022강 - Verilog 개요
  • 012-1. 개발 킷, 다운로드 테스트22분
  • 022-2. Verilog 개요, iverilog 설치21분
2 차시43분
CH033강 - 설계와 테스트
  • 013-1. 설계 방식, 저수준 설계23분
  • 023-2. 할당문, 테스트 코드22분
2 차시45분
CH044강 - 데이터 형식
  • 014-1. 명세서 작성, 카운터 설계23분
  • 024-2. 데이터 형식, 이름 관련 모듈21분
2 차시44분
CH055강 - 게이트 레벨
  • 015-1. 모듈 인스턴스, 레지스터 데이터 형식21분
  • 025-2. 게이트레벨 모델링, 스위치 기본 요소21분
2 차시42분
CH066강 - 사용자 정의 요소
  • 016-1. 기본 요소, N 입출력20분
  • 026-2. 사용자 정의 요소, TABLE20분
2 차시40분
CH077강 -연산자
  • 017-1. 다양한 연산자22분
  • 027-2. 다양한 연산자22분
2 차시44분
CH088강 - force
  • 018-1. force&release, casex, casez20분
  • 028-2. 반복문, 이름을 갖는 블록21분
2 차시41분
CH099강 - 타이밍 제어
  • 019-1. 타이밍 제어, TASK, 함수22분
  • 029-2. 시스템 함수, PLI21분
2 차시43분
CH1010강 - C함수 호
  • 0110-1. C함수18분
1 차시18분

강사 프로필

교수
하성욱
연세대학교 미래캠퍼스

함께하는 강사 (협강)

  • 관리자· 연세대 미래캠퍼스 (조교)협강

수강 후기

후기를 불러오는 중…

수료 기준 · 운영 정보

수료 기준
  • 온라인 진도율 90% 이상
  • 만족도 설문 응답 (필수)
운영 정보
  • 강의 기간 2026.07.01 00:00 ~ 2028.12.31 23:59
  • 모집 시작 2026년 6월 17일 오전 12:00
  • 모집 마감 2028년 12월 31일 오후 11:59
  • 정원 제한 없음
  • 온라인 교육 · vimeo 영상

수료 후 혜택 · 진로

수료 혜택

  • 단계별 수료증 발급, 트랙별 전과목 이수자 기념품 증정
YONSEI · MEDICAL AI · SEMICONDUCTOR EDUCATION
Y-EDU(와이에듀) 연세대학교 의료AI반도체 전문인력 교육 기관
운영: 연세대학교 미래캠퍼스 의료AI반도체 전문인력양성 사업단
주소 강원특별자치도 원주시 연세대길 1 · 컨버전스홀 113호
대표전화 033-760-5396  ·  이메일
COPYRIGHT © 2026 Y-EDU · YONSEI MIRAE CAMPUS MEDICAL AI · SEMICONDUCTOR TALENT PROGRAM. ALL RIGHTS RESERVED.