강좌 개요
1. 교수 소개 ★ 교수: 김관 ☆ 주요학력: KAIST 전기및전자공학과 박사 ★ 주요경력 및 수상: (1) LG 디스플레이 연구위원(2015-2024) (2) LCD 구동 IC 사업 창업/운영. 픽셀칩스 & 프루브닉스(2000-2009) (3) LG 반도체. 256M/1G DRAM 개발(1997-2000)
학습 목표
- 반도체 설계의 backend 작업인 레이아웃 기술과 관련된 모든 부분을 학습한다.
- 아날로그 레이아웃 tool과 디지털 P&R, 그리고 DRC/LVS/LVL과 같은 검증, layout parameter extraction 등의 실무적인 부분을 배운다.
- target fablibrary 정보를 정확히 다루기 위한 tool 사용 환경 설정과 tool script 수정 사용 방법들을 학습한다.
추천 학습자
- '레이아웃과 P&R 검증'에 관심있는 대학생, 재직자, 일반인 누구나
커리큘럼 — 총 16챕터 · 16차시 · 3시간 53분
| 챕터 | 주제 | 차시 | 총 시간 |
|---|---|---|---|
| CH01 | 1강 - Analog layout considerations, design rules
| 1 차시 | 13분 |
| CH02 | 2강 - Advanced layout techniques, antenna rules, common centroid
| 1 차시 | 20분 |
| CH03 | 3강 -Resistor, capacitor, diode layout considerations
| 1 차시 | 18분 |
| CH04 | 4강 - Interconnect crosstalk, RC delays and ESD protection
| 1 차시 | 17분 |
| CH05 | 5강 - Substrate coupling, package RC
| 1 차시 | 7분 |
| CH06 | 6강 - Synopsys Custom Compiler
| 1 차시 | 8분 |
| CH07 | 7강 - Layout Editor basic, hot keys
| 1 차시 | 16분 |
| CH08 | 8강 - Analog layout example
| 1 차시 | 20분 |
| CH09 | 9강 - Hierachical layout
| 1 차시 | 6분 |
| CH10 | 10강 - Design rules
| 1 차시 | 21분 |
| CH11 | 11강 - Synopsys IC Validator
| 1 차시 | 21분 |
| CH12 | 12강 - LVL and LVS
| 1 차시 | 17분 |
| CH13 | 13강 - LPE
| 1 차시 | 5분 |
| CH14 | 14강 - P&R
| 1 차시 | 10분 |
| CH15 | 15강 - Fusion Compiler 1
| 1 차시 | 22분 |
| CH16 | 16강 - Fusion Compiler 2
| 1 차시 | 12분 |
강사 프로필
김
교수
김관
연세대학교 미래캠퍼스
함께하는 강사 (협강)
- 관관리자· 연세대 미래캠퍼스 (조교)협강
수강 후기
후기를 불러오는 중…
수료 기준 · 운영 정보
수료 기준
- 온라인 진도율 90% 이상
- 만족도 설문 응답 (필수)
운영 정보
- 강의 기간 2026.07.01 00:00 ~ 2028.12.31 23:59
- 모집 시작 2026년 6월 17일 오전 12:00
- 모집 마감 2028년 12월 31일 오후 11:59
- 정원 제한 없음
- 온라인 교육 · vimeo 영상
수료 후 혜택 · 진로
수료 혜택
- 단계별 수료증 발급, 트랙별 전과목 이수자 기념품 증정
